⑨日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平1-161469

30Int Cl. 1

بأفيت رر سب

識別記号

厅内整理番号

❸公開 平成1年(1989)6月26日

G 06 F 15/06

320

A - 7343 - 5B

審査請求 未請求 請求項の数 3 (全9頁)

3発明の名称

保証オンチツプPROMを有する単一チツプ・マイクロプロセツサ

②特 頭 昭63-268370

②出 類 昭63(1988)10月26日

優先権主張

逊1987年11月3日到米国(US)到116,607

②発 明 者

ジエフリー・ブイ・マー

アメリカ合衆国テキサス州 78619、ドリフトウツド、エ

イヤーズ

ルダーヒル・ロード 134

御出 顧 人 モトローラ・インコー

ポレーテッド

アメリカ合衆国イリノイ州 60196、シャンバーグ、イー

スト・アルゴンクイン・ロード 1303

愈代 理 人 并理士 池内 義明

明 钿 哥

1. 発明の名称

保証オンチップPROMを有する 単一チップ・マイクロプロセッサ

2. 符許請求の範囲

1. 単一半導体チャプ上のマイクロプロセッサであって、

半圓定記憶装置(PROM)と、

該PROMに含まれている情報を処理する処理手段と、

前記マイクロプロセッサの外部の源から受取った入力信号に応じて、前記処理手段により提供された前記PROM情報にプログラムするプログラミング手段と、

を具備して成ることを特徴とするマイクロプロセッサ。

2. 処理手段は前記外部の源に出力信号を供給して前記PROMにプログラムすべき前記情報が提供されたことを示す特許請求の範囲第1項に記

銰のマイクロプロセッサ。

3. 処理手段はデータ・ラッチおよびアドレス・ラッチが前記データおよびアドレスをそれぞれラッチして後第1の制御信号を発生し、プログラミング手段は、

前記入力信号と前記第1の制御信号とに応じて、 プログラム・イネーブル信号を発生する第1の論 理手段と、

前記プログラム・イネーブル信号に応じて、前記データ・ラッチ内のデータを前記PROMの前記アドレス・ラッチ内のアドレスにプログラムする手段と、

を具備している特許請求の範囲第1項に記載のマ イクロプロセッサ。

3. 発明の詳細な説明

「産業上の利用分野」

本発明は、一般に同一半導体チップ上にプログラム可能ROMまたは半固定記憶装置(PROM)を有するマイクロプロセッサに関し、更に詳細には、保証(secure) PROMを有するマイクロプロ

The second of th

セッサに関する。

〔従来の技術〕

1976年、インテル社は同一半導体チップ上に半 [/]固定記憶装置(PROM)を有する最初のマイク ロプロセッサを公表した。この初期の製品、87 48、においては、PROMは消去可能半固定 (EPROM)の形態のものであり、EPROM をオンチップ・プロセッサと完全に独立にプログ ラムするには従来の形態の外部PROMプログラ マが必要であった。このプロセッサについては Blume に対して発行された米国特許第 4,153,933 号に図示され記述されている。1976年11月25日発 行のエレクトロニクス誌には、「単一チップ8ピ ット・マイクロコンピュータが計算機形式のプロ セッサと強力なマルチチップ・プロセッサとの間 、版を埋める」と題する論文で、8748が更に、 **「紫外線でクリアすることにより変更することが** できると共に通常の方法で電気的にプログラムし 直すことができる」2708形式のEPROMを 備えているものとして説明されている。 (p. 100、

ッチ内に「動かされる(moved)」(第5図と第7 関の16~34行を参照)。こうして特別の「/ 〇命令が実行されて「プログラミング」ラッチP (第3図の113)がプログラミング信号PGを プログラミング回路に出力するようにセットを スログラミング回路に出ての「OUTLP・A」 マイクロ命令を無り。適切なアログラを実現して たとえば、50ミリ砂だけ特ちループを実現して から(第4図と第5図および第7間の50~51 の「OUTPA」で参照)。 の「ので参照)、別の特別「/ O命令が実行あたり の「OUTPA」で

〔発明が解決しようとする課題〕

この「自己プログラミング」形式の多数の他のマイクロプロセッサが近年紹介されているが、すべて外部プログラミング機構が内部プログラミング機構が内部プログラミング機構がを利用している。しかしながら、両機構ともある用途においては欠点を有している。たと記ば、いわゆる「スマートカード」の用途では、

パラグラフの最初の文は左関の下から始まっている。)

1979年、モトローラ社はオンチップ・プロセッサの制御のもとに完全にプログラムすることができるEPROMを備えた最初のマイクロプロセッサを発表した。このマイクロプロセッサMC68701は、現在放棄されているが米国特許出願第912、183号として継続中の米国特許出願第047、674号に図示され説明されている。

Ugonに対して発行された米国特許第 4,382,279 号には、オンチップ修正可能 (modifiable)記憶装置を備えた単一チップ・マイクロプロセッサが開示されている。 Ugonの特許では、 Blume と異なり、 EPROMはオンチップ・プロセッサの制御のもとに書込み可能である。 制御記憶装置と修正するとができることができるように、アドレスとデータのラッチが二重に設けられている。 制御記憶装置の外で実行するプログラムの制御のもとで、 終正すべき記憶装置の部分の特定のアドレスに書込まれるデータがこれらラ

オンチップPROMの保証(security)が最高に重 要である。このような用途では、内部プログラミ ング・モードが望ましく、それによりプログラミ ング機構はオンチップ・プロセッサがすべての保 証試験に合格したことを確認した場合に限り使用 可能となる。しかしながら、現在利用できるマイ クロプロセッサで動作において全体として「フェ ールセーフ」になっているものはなく、一般に、 ある悪条件下で「祖野になり(go wild)」、無秩 **序なコードを実行することになる。このような事** 態において、このような無秩序なコードを実行し た直接の結果として、プロセッサがオンチップP ROMプログラミング回路を不注意にも使用可能 としてオンチップPROM内の重要なデータの保 缸を傷つけるという可能性は絶無ではない。この 可能性を根小限にするため各種インターロックや 「デッドマン」タイマ機構が提案されているが、 この可能性を完全に除去する手順は発明されてい ない。

全般的に関連する先行技術は次の米国特許に図

示され説明されている。

Check、Jr. 等に対して発行された米国特許第3.978,457号では、CPUと郵便会計情報を格納する持久記憶装置とを備えたマイクロコンピュータ化電子式郵便料金メータ・システムを開示している。このcheck の特許では、持久記憶装置して電池パックアップのシフトレジスタの形態として開示されているので、これへの割込みは非常に容易である。すなわち、特別なハードウェアあるいは書込みシーケンスは不要である。

Fletcher、皿等に対して発行された米国特許第 4,018.565号では、マイクロプロセッサとオペレータ入力パラメータを格納するリードモストリ・メモリ (read-mostly memory)とを備えた自動では、マス滴定システムを開示している。この特許では、リードモストリ・メモリは電気的に変改可能なものとして開示されており、かつマイクロプロセッサには「複雑な読み書き手順」を制御する特別な読み思きサブルーチンが設けられている。

Weisgerber等に対して発行された米国特許第

4,107,785号ではマイクロプロセッサを使用するプログラム可能制御装置を開示している。同じあるいは同様なプログラム可能制御装置がHillerに対して発行された米国特許第 4,093,998号に開示されている。

従って、本発明の目的は、外部エンティティの許可ある場合にのみオンチップ・プロセッサが提供した情報でプログラムすることができるオンチップPORMを備えた単一チップマイクロプロセッサを提供することである。

本発明の他の目的は、外部エンティティがプログラミング・イネーブル信号を提供しなければオンチップ・プロセッサによりオンチップPROMをプログラムできないようにする保証インターロック機構を有する単一チップ・マイクロプロセッサを提供することである。

〔課題を解決するための手段〕

これらおよび他の目的は、半固定記憶装置(PROM)、該PROMに入っている情報を処理するプロセッサ、および前記マイクロプロセッサの

4.045,660号では、CPUと自動整列データを格納する持久記憶装置とを備えた、停電後機械要素を所定の位置に自動的に整列し直す方法と装置とが開示されている。

Foudosに対して発行された米国特許第4、053、735号では、マイクロプロセッサと転送コードおよび勘定残高情報を格納する持久記憶装置とを備えた確実チェック・コンピュータベース銀行クレジット支払いシステムを開示している。この特許では、持久記憶装置は電池バックアップRAMの形態のものとして開示されているので、その書込みは非常に容易である。すなわち、特別なハードウェアや書込みシーケンスを必要としない。

Soulsby 等に対して発行された米国特許第4,078,259 号では、外部の場所(locations) で論理状態を監視するシステムを備えたプログラム可能制御装置を開示している。同じあるいは同様なプログラム可能制御装置がHillerに対して発行された米国特許第4,093,998号に開示されている。

Seipp に対して発行された米国特許第

外部の源から受取った入力信号に応答して、前記 PROMに前記処理手段により提供された情報を プログラミングするプログラミング回路を具備す る、単一半導体チップ上のマイクロプロセッサに より達成される。

〔 実施例〕

データバス22を経由して受収る。プログラミン グ制御装置16が発した読取り(R)信号に応じ て、アドレス・マルチプレクサ(MUX)24は アドレスバス20を直接PROM14に結合し、 ー方テータ・マルチプレクサ(MUX)26はデ ータ・バス22を直接PROM14に結合する。 .PROMプログラミング動作では、CPU12 はPROM14に書込むべきデータをデータパス 22を経由して提供し、そのデータを貫込むべき アドレスをアドレスバス20を経由して提供する。 同時に、CPU12はPROM B込み(PW)信 号を提供する。 PW信号に応じて、1組のデータ ラッチ28がCPU12によりデータバス22に 供給されたデータをラッチし、一方1組のアドレ スラッチ30がCPU12によりアドレスバス 20に供給されたアドレスをラッチする。PW信 **房を検出すると、プログラミング制御装置16は** R信号を無効とし、相補書込み(W)信号を効果 的に発生する。W信号に応じて、アドレス・マル チプレクサ (MUX) 24はアドレスラッチ30

な外部状態検出回路34が設けられていてSTA RT信号を検出し、内部対応START信号を発

プログラミング制御装置16により供給される ARM億号と検出器34により供給される内部S TART信号との双方を受取ったことに応じて、 ANDゲート36はENABLE信用をプログラ ミング電圧発生器38に供給し、PROM14の プログラミング・サイクルを開始する。検出器 34により供給される内部START信号を検出 したことに応じて、プログラミング制御装置16 はPROM14が必要とするプログラミング時間 に適応するように遺定されたタイミング・シーケ ンスを開始する。プログラミング期間の終りに、 プログラミング制御装置16はARM信号を無効 とし、ANDゲート36にENABLE信号を無 効にさせ、発生器38によるPROM14へのプ ログラミング電圧の印加を移了する。実質的に周 時に、プログラミング制御装置16はDONE信 母を発生してCPU12にPROM14のプログ の出力をPROM14に結合し、データ・マルチプレクサ(MUX)26はデータラッチ28の出力をPROM14に結合する。実質上同時に、プログラミング制御装置16はARM信号を発生する。この点で、CPU12は他の任務に自由に進めるが、プログラミング・サイクルは始まっていない。

ラミングが完了したことを知らせることができる。 プログラミング・サイクル中、CPU12は、 DONE信号により中断されるまで別の任務 (tasks)を行うこと、DONE信号で「起こさ格」であること、あるいはDONE信号で「起こさも場合である」ことができる。いずれの場合でも、DONE信号に応じて、CPU12は取びでも、DONE信号に応じならばその正はないできる。望むならは、CPU信号を発生するよう要求するのではなく単にARM信号を監視することができる。

第2図に示す別の実施例では、外部インタフェース・ピン18′はプログラミング用外部電圧源 (図示せず)を電圧源遠択スイッチ40により発生器38に結合するのにも使用される。1対の電圧シフトバッファ34′と34″とが外部プログラミング電圧Vppの有無を検出し、Vppが存在すれば内部START信号を発生する。この場合、

・ バッファ34 と34 をはピン18 にかかる電圧がグランド電圧 V SS と通常供給電圧 V dd の間のある所定電圧より高くなったとき、スイッチ40が内部チャージ・ポンプ42からプログラミング電圧を発生して、内部START信号を発生するように構成することもできる。

第1に、データ方向レジスタ46を出力状態に

認されなかったものと判断し、単に適切な例外ルーチンか別の意味ある任務かのいずれか適切な方に進むだけにするように、容易にプログラムすることができる。望むならは、このような構成は第1図および意2図に示す実施例に設けることもできる。

セットし、望むならば、プログラミングを次のクロック・サイクルで開始することができるということを示す信号を外部源(図示せず)に対して出力する、

第2に、PW信号を使用して適切なアドレスと データとの情報をそれぞれラッチ30および28 にラッチする、

第3に、データ方向レジスタ46を入力状態にセットして外部源(図示せず)がSTART信号を発生することができるようにする、

最後に、プログラミング・サイクルが完了する まで待つ、

ように容易にプログラムすることができる。

START信号はポート読取りデータ径路を経てCPU12に見えるようになっているから、CPU12は、START信号を受取るかあるいは外部源(図示せず)が知らせを受けてから妥当な時間が経過するかするまで循環(loop)するように、そして外部源(図示せず)が知らせを受けてから妥当な時間が経過したとき、プログラミングが承

が外部プログラミング制御装置(図示せず)にP ROM14がプログラミング可能な感勢にあると いう適切な信号を送信するのに使用することがで きる。外部制御装置(図示せず)の返答をバッフ ァ34′と34″を経由してビットシリアル受信 データ(RXD)信号として受信したことに応じ て、SCI50は受信オペランドを受信データレ ジスタ58にロードする。受信データレジスタ 58が渦杯であるか渦杯になる手前であるかを示 す副込み(INT)信号をSCI50から受信し たことに応じて、CPU12は特別な値をキーレ ジスタ60にロードする。受信データレジスタ 58に入っているオペランドがキーレジスタ60 の中の特別な値と同じであることを検出したら、 比較器62はSTART信号を発生し、プログラ ミング・サイクルを開始する。望むなら、外部制 御装置(図示せず)がCPU12により供給され る対応する特別な値の対応する連鎖に合致するオ ペランドの連鎖を発生しなければならなくなるよ うに別の論理を追加することができる。同様に、

キーレジスタ60と比較器62とは、望むならば、 除外して、たとえば、受信データレジスタ58の オペランドの所定ピットが「セット」されている 場合START信号を発生する。 CPU12は返答を外部制御装置(図示せず)から受収ると常に INT信号により割込まれ、受信データレジスな データバス22を経由して容易に読収ることがで データバス22を経由して容易に読収ることができるから、CPU12は外部訓御装置(図示せず)の判断を検知することができる。

第5図に示す簡略形態では、単純なフリップフロップ64が発生器38を制御してPROM14のプログラミングを可能にしている。アドレスおよびデータを、PW信号により、それぞれアドレスラッチ30およびデータラッチ28にラッチとのよう、CPU12は適切な信号をピン18を経由して外部制御装置(図示せず)に供給する、PU12は単極双投(SPDT)スイッチ66を作動

ト(S)入力に結合させる。外部制御装置(図示 せず)からの次の入力パルスはフリップフロップ 64をセットしてプログラミング・サイクルを開 始する。フリップフロップ64がセットされたこ とを検出したら、CPU12はスイッチ66を配 除してフリップフロップ64をピン18から切出 す。この形態では、CPU12はスイッチ66を フリップフロップ64のS入力にアクセスできる ように構成することはできない。別の多数の方法 のいずれかによりプログラミング・サイクルを終 結させることができる。たとえば、フリップフロ ップ64がセットされたことを検出してから適切 な時間の後に、CPU12はフリップフロップ 64のクリア(C)入力にクリア信号を発生する ことができる。適切な自律タイマ68を利用でき る場合には、CPU12をフリップフロップ64 がセットされたとき、タイマ68を「セットアッ プ」しかつ始動させ、時間が来たらフリップフロ ップ64をクリアさせることができる。時間経過

してピン18を直接フリップフロップ64のセッ

事象はCPU12に割込ませる、または「目を覚 まさせる」のにも使用することができるから、こ れによりフリップフロップ64をクリアすること ができる。もちろん、発生器38は、望むなら、 PROMのプログラミングが完了したときフリッ プフロップ64を自動的にクリアするように「セ ルフタイミング」となるように構成することがで 本発明について好ましい実施例およびそ のいくつかの怪正案に関して説明してきたが、そ の他の変更累および修正案を本発明の精神および 苑皿を逸脱することなくこのようなあらゆる実施 例に関して行うことができる。一般に、他の各種 技法を使用して外部制御装置(図示せず)から受 収ったSTART信号が正しいことを確認するこ とができる。たとえば、外部インタフェース・ピ ン18は、直接にあるいはスイッチ66を介して、 エッジ・センシティブ・カウンタ(図示せず)に 粘合することができるのでSTART信号は外部 制御装置(図示せず)が所定数の信号「エッジ」 を発生する場合に限り発生する。ただし、このよ

うなすべての形態では、START信号は所定の 用途および所定の保証レベルに適切なエッジ・セ ンシティア、レベル・センシティア、あるいはコ ンテント・センシティアの各判定基準に合致する ことになる。最小限度の保証を必要とするある用 途では、システム設計者は信号径路を、直接的あ るいは間接的に、第1図のピン32のような、C PU12の通常の出力か入出力ピンから外部イン タフェース・ピン18まで設けるようにすること ができるので、CPU12は、事実、START 信号を自身で発生することができる。同様に、C PU12はARM信号をプログラム制御装置16 ではなくANDゲート36に直接供給するように 構成することができる。この後者の形態では、C PU12は好ましくはあらゆるタイミングを規制 することもできる。

[発明の効果]

以上説明したように、本発明により外部エンティティの許可ある場合にのみオンチップ・プロセッサが提供した情報でプログラムすることができ

、るオンチップPROMを備えた単一チップ・マイ クロプロセッサが提供される。

4. 図面の簡単な説明

第1図は、本発明に従ってのみプログラムすることができる、オンチップPROMを備えた単一チップ・マイクロプロセッサのプロック回路図である。

第2図は、第1図に示すマイクロプロセッサの 一修正形態を示すプロック回路図である。

第3回は、第1回に示すマイクロプロセッサの別の一修正形態を示すプロック回路図である。

第4回は、第1回に示すマイクロプロセッサの 他の修正形態を示すプロック回路図である。

第5図は、第1図に示すマイクロプロセッサの 更に他の修正形態を示すプロック回路図である。

12 ... CPU.

14 ··· 半固定記憶装置(PROM)、

16…プログラミング制御装置、

24…アドレス・マルチプレクサ、

26…データ・マルチプレクサ、

28…データ・ラッチ、

30…アドレス・ラッチ。

特許出願人 モトローラ・インコーポレーテッド 代 理 人 弁 理 士 池 内 義 明









